1、例題

1、進行DA數模轉換器選型時，一般要選擇主要參數有（ A）、轉換精度和轉換速度。

A、分辨率
B、輸出電流
C、輸出電阻
D、模擬開關

2、下圖所示電路的邏輯功能為（ B）

A、與門
B、或門
C、與非門
D、或非門

分析該電路，P=A·B，Q=A+B，故F=A+B，即該電路進行的是或運算，~ (~A & ~B) = A + B

3、下面哪個操作符的優(yōu)先級最低（A）？

A、&&
B、&
C、|
D、^

對于優(yōu)先級，條件操作符的優(yōu)先級最低，其次是邏輯操作符，因此&&的優(yōu)先級在選項中是最低的。優(yōu)先級:&>^>|>&&

4、在多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器，（C）中常用于波形的變換和整形？

A、多諧振蕩器
B、單穩(wěn)態(tài)觸發(fā)器
C、施密特觸發(fā)器

5、下面的代碼表示的是（A）？

always @（e or d)beginif(e)Q=d;end

A、鎖存器
B、觸發(fā)器

6、現在有assign sum=a[4:0]+b[4:0]+c[4:0]+d[4:0]+e[4:0]+f[4:0]，為了保證sum不溢出，sum的最小位寬需要多少位( C )？

A、6
B、7
C、8
D、9

官方解析：a[4:0]+b[4:0]需要6位，c[4:0]+d[4:0]需要6位，e[4:0]+f[4:0]需要6位；
a[4:0]+b[4:0]+c[4:0]+d[4:0]需要7位，因此sum最少需要8位。

7、現有一片32×8位的RAM，若想用這片RAM構成一個1K×32位的RAM，需要用到幾片( C )？

A、32
B、64
C、128
D、256

需要用到（1000/32）*（32/8）=125 <128片

8、下面哪個選項中，不會綜合出latch (C )？

A、always后面的信號列表中，所列出的信號不完整
B、使用casez語句
C、if-else語句中缺少else語句
D、case語句中缺乏default，或未列出所有可能的情況

官方解析： 對于if-else和always后面的信號列表所列的信號不完整，都可能導致會為了維持原來的電路的電路狀態(tài)，從而生成鎖存器。對于case，當出現case分支中沒有列出的情況時，電路狀態(tài)保持原來的狀態(tài)不變，于是就會生成鎖存器來保存狀態(tài)。

9、下面哪個選項中哪些是可編程邏輯器件(A、B、C)？

A、FPLA
B、PLA
C、FPGA
D、TTL

官方解析：可編程邏輯器件有FPLA、PAL、GAL、EPLD、CPLD、FPGA、GDS

10、下列能夠將數據串延時8個CP時間的是（ B ）。

A、8位加法器
B、8位移位寄存器
C、8位并行寄存器
D、8位乘法器

官方解析：【分析】具有數據串延時作用的電路是移位寄存器。選擇B。

11、以下錯誤的是（B )

A、數字比較器可以比較數字大小
B、實現兩個一位二進制數相加的電路叫全加器
C、實現兩個一位二進制數和來自低位的進位相加的電路叫全加器
D、編碼器可分為普通全加器和優(yōu)先編碼器

這里選的是錯誤的，請注意。

12、下列器件中，能夠用于串并轉換的是（C）

A、編碼器
B、譯碼器
C、移位寄存器
D、累加器

官方解析：【分析】移位寄存器輸入方式是串行輸入，輸出方式可以串行也可以并行。選擇C。

13、下列選項中，數值最小的是(A)

A、十六進制數0.16
B、八進制數0.22
C、十進制數0.14
D、二進制數0.01

解析：在任意進制中，每一位的權值是其進制值的冪次方，小數點后的權值為進制值的-1次方，-2次方，-3次方，所以十六進制0.16換為十進制就是116-1次方+616-2次方等于0.0859375最小

14、12位D/A轉換器當輸入數字量只有最低位為1時，輸出電壓為0.001V，若輸入數字量只有最高位為1時，則輸出電壓為（ C ）V。

A、0.0257
B、2.058
C、2.048
D、都不是

官方解析：【分析】Vo=2048*0.001V=2.048V。選擇C。

15、8位DAC轉換器對應的分辨率為（ ）。

A、0.0013
B、0.0025
C、0.0094
D、0.0039

16、將二進制數1111轉換為格雷碼形式為（B）

A、1001
B、1000
C、1010
D、1100

• 二進制轉格雷碼：
  
• 格雷碼轉二進制：
  

17、相對于靜態(tài)存儲器來說，動態(tài)存儲器消耗的功耗更（C），存取速度更（C）。

A、小，慢
B、小，快
C、大，慢
D、大，快

18、在A/D和D/A轉換器中，位數越高，分辨率(A)。

A、越高
B、越低
C、一樣
D、不確定

官方解析：【分析】D/A和AD轉換器，位數越高，分辨率越高

19、在Verilog語言中，module和endmodule之間是（C）的；begin和end之間的內部語句是（C）的。

A、順序執(zhí)行，順序執(zhí)行
B、順序執(zhí)行，并行執(zhí)行
C、并行執(zhí)行，順序執(zhí)行
D、并行執(zhí)行，并行執(zhí)行

20、與數據分配器有著相同的基本電路結構形式的是（ D ）。

A、減法器
B、編碼器
C、加法器
D、譯碼器

官方解析：【分析】數據分配器和譯碼器有著相同的基本電路結構形式。選擇D。

21、下列關于進制轉換的說法中錯誤的是(B)

A、任何二進制數都可以精準轉換為等值的十進制數
B、任何十進制數都可以精準轉換為等值的二進制數
C、任何二進制數都可以精準轉換為等值的十六進制數
D、任何十六進制數都可以精準轉換為等值的二進制數

官方解析：二進制能夠精準的轉換為十進制，但是十進制不能精準的轉換為二進制，如（0.1）10，便不能精準轉換為二進制數。十六進制數與二進制數可以精確地相互轉換，故B錯誤。

22、數字信號時間上是（A）的，數量上是（A）的

A、離散，離散
B、連續(xù)，離散
C、離散，連續(xù)
D、連續(xù)，連續(xù)

23、下列說法中正確的是(B、C、D)

A、在二進制數中，小數點后第n位的位權是2-(n-1）
B、在二進制數中，小數點前第n位的位權是2n-1
C、二進制數最多需要兩種數字符號進行表示
D、28）16=（50）8

2、參考資料

?？?/p>