一、概述

可編程邏輯器件(PLD－Programmable Logic Device)：器件的功能不是固定不變的，而是可根據(jù)用戶的需要進(jìn)行改變 ，即由編程的方法來(lái)確定器件的邏輯功能。

二、PLD的優(yōu)點(diǎn)

1、集成度高，可以替代多至幾千塊通用 IC 芯片，極大減小電路的面積，降低功耗，提高可靠性。
2、具有完善先進(jìn)的開(kāi)發(fā)工具，提供語(yǔ)言、圖形等設(shè)計(jì)方法，十分靈活；可以通過(guò)仿真工具來(lái)驗(yàn)證設(shè)計(jì)的正確性。
3、可以反復(fù)地擦除、編程，方便設(shè)計(jì)的修改和升級(jí)。
4、活地定義管腳功能，減輕設(shè)計(jì)工作量，縮短系統(tǒng)開(kāi)發(fā)時(shí)間。
5、保密性好。

三、PLD的分類

簡(jiǎn)單PLD：
PROM（可編程只讀存儲(chǔ)器）
PAL（可編程陣列邏輯）
GAL（通用陣列邏輯）
復(fù)雜PLD：
CPLD （復(fù)雜PLD）
FPGA（現(xiàn)場(chǎng)可編程門陣列）

1、PROM（可編程只讀存儲(chǔ)器）：

PROM是一種電腦存儲(chǔ)記憶晶片，使用專用的PROM編程器進(jìn)行數(shù)據(jù)的寫入或擦除。
特點(diǎn)：
1、PROM是以邏輯函數(shù)的最小項(xiàng)表達(dá)式為依據(jù)的
2、與陣列固定，產(chǎn)生輸入變量的全部最小項(xiàng)
3、器件的規(guī)模隨著輸入信號(hào)數(shù)量 n 的增加呈2的n次方指數(shù)級(jí)增長(zhǎng)
4、組合型結(jié)構(gòu)，無(wú)觸發(fā)器

2、PAL（可編程陣列邏輯）

PAL只能進(jìn)行一次編程，是由可編程的與門陣列和固定的或門陣列邏輯組成。
特點(diǎn)：
1、與陣列可編程，或陣列固定，輸出端為固定個(gè)數(shù)與項(xiàng)的或
2、通常PAL輸出端的與項(xiàng)個(gè)數(shù)達(dá)到8個(gè)，滿足大多數(shù)邏輯函數(shù)的設(shè)計(jì)需求
3、易于制造，成本低

3、GAL（通用陣列邏輯）

GAL本質(zhì)上仍是PAL器件，但是它可以重復(fù)編程，是由可編程的與門陣列和可編程輸出模塊的固定或門邏輯組成。
特點(diǎn)：
在PAL的基礎(chǔ)上，GAL的輸出電路部分增設(shè)了可編程的輸出邏輯宏單元(OLMC) ，通過(guò)編程可將 OLMC 設(shè)置為不同的工作狀態(tài) ，從而實(shí)現(xiàn)PAL的所有輸出結(jié)構(gòu)， 產(chǎn)生組合、時(shí)序邏輯電路輸出。

4、CPLD （復(fù)雜PLD）

CPLD是一個(gè)含有多個(gè)低密度邏輯器件的器件，可以取代許多固定的集成電路及其之間的連接。
CPLD可看作由可編程邏輯陣列（LAB）、可編程IO模塊和可編程內(nèi)部互連線（PIA）組成，LAB的基本結(jié)構(gòu)就是“與或陣列”，該結(jié)構(gòu)有利于實(shí)現(xiàn)大量的組合邏輯功能。
特點(diǎn)：
CPLD 集成度遠(yuǎn)遠(yuǎn)高于 PAL 和 GAL ，用來(lái)設(shè)計(jì)數(shù)字系統(tǒng)，體積小、功耗低、可靠性高。

5、FPGA（現(xiàn)場(chǎng)可編程門陣列）

FPGA的基本組成部分有可編程輸入輸出塊（IOB）、可編程邏輯單元（CLB）和可編程內(nèi)部互連線。其中CLB的基本結(jié)構(gòu)是LE，主要由觸發(fā)器和查找表（LUT）構(gòu)成，可以實(shí)現(xiàn)時(shí)序邏輯和各種組合邏輯。
FPGA和CPLD因?yàn)榻Y(jié)構(gòu)上的區(qū)別，各具自身特色。因?yàn)镕PGA的內(nèi)部構(gòu)造觸發(fā)器比例和數(shù)量多，所以它在時(shí)序邏輯設(shè)計(jì)方面更有優(yōu)勢(shì):而CPLD因具有與或門陣列資源豐富、程序掉電不易失等特點(diǎn)，適用于組合邏輯為主的簡(jiǎn)單電路。
特點(diǎn)：
1、可重構(gòu)性：FPGA可以被重新編程來(lái)實(shí)現(xiàn)不同的邏輯功能，這使得它們非常靈活，可以適應(yīng)不同的應(yīng)用需求。
2、高性能：由于FPGA可以定制化地設(shè)計(jì)，因此可以實(shí)現(xiàn)非常高效的邏輯運(yùn)算。此外，FPGA通常具有并行計(jì)算能力，可以處理大量數(shù)據(jù)，因此在某些應(yīng)用中比傳統(tǒng)的處理器更快。
3、低功耗：由于FPGA可以被編程來(lái)執(zhí)行特定的任務(wù)，因此它們可以更有效地利用能量，從而減少功耗。
4、實(shí)時(shí)性：FPGA可以實(shí)時(shí)處理輸入數(shù)據(jù)，這使得它們?cè)谛枰獙?shí)時(shí)響應(yīng)的應(yīng)用中具有很大的優(yōu)勢(shì)。

四、Cyclone IV FPGA芯片的命名規(guī)則：

以EP4CE6F17C8為例：
EP4C：Altera器件系列CycloneIV；
E/GX：E表示普通邏輯資源豐富的器件，GX表示帶有高速串行收發(fā)器的器件；
6 ：LE邏輯單元的數(shù)量，6表示約有6k的邏輯單元；
F ：表示PCB封裝類型，F是FBGA封裝，E(EQFP)、Q(PQFP)、U(UBGA)、M(MBGA)；
17 ：表示引腳數(shù)量，17代表有256個(gè)引腳；
C ：工作溫度，C表示可以工作在0℃到85℃（民用級(jí)），I表示可以工作在-40℃到100℃（工業(yè)級(jí)），A表示可以工作在-40℃到125℃（軍用級(jí)）；
8 ：器件的速度等級(jí)，6約最大是500Mhz，7約最大是430Mhz，8約最大是400Mhz，可以看出在Altera的器件中數(shù)字越小表示速度越快，而在Xilinx的器件中數(shù)字越大表示速度越快；一般來(lái)講，提高一個(gè)速度等級(jí)將帶來(lái)12%到15%的性能提升，但是器件的成本卻增加了20%大30%。如果利用設(shè)計(jì)結(jié)構(gòu)來(lái)將性能提升12%到15%（通過(guò)增加額外的流水線），那么就可以降低速度等級(jí)，從而節(jié)約20%大30%的成本；

五、FPGA芯片特征（EP4CE6F17C8)

1、低成本、低功耗的 FPGA 架構(gòu)：
2、6 K的邏輯單元
3、高達(dá) 270kb 的嵌入式存儲(chǔ)器
4、高達(dá) 15 個(gè) 18 × 18 乘法器，實(shí)現(xiàn) DSP 處理密集型應(yīng)用
5、協(xié)議橋接應(yīng)用，實(shí)現(xiàn)小于 1.5 W 的總功耗