用dw做網(wǎng)站結(jié)構(gòu)圖域名查詢 站長(zhǎng)查詢
文章目錄
- CCI-400 介紹
CCI-400 介紹
CCI（Cache Coherent Interconnect）是ARM 中 的Cache一致性控制器。
CCI-400 將 Interconnect 和coherency 功能結(jié)合到一個(gè)模塊中。它支持多達(dá)兩個(gè)ACE master 點(diǎn)的interface，例如：
Cortex?-A7 processor
Cortex-A15 processor
Cortex-A17 processor
Cortex-A53 processor
Cortex-A57 processor
| Feature | Details |
|---|---|
| AMBA specifications | AMBA 4 ACE and ACE-Lite |
| ACE Slave interfaces | 2 for fully coherent processors including Arm Cortex |
| ACE-Lite slave interfaces | 1-3 for IO coherent devices such as Mali processors, accelerators and IO |
| Memory and system master interfaces | 1-2 memory interfaces 1 system interface |
| Coherency | Broadcast snoop protocol |
| Memory map | 40 bit Physical, configurable address map 44 bit DVM |
CCI-400還支持多達(dá)三個(gè)ACE-Lite主站，例如，ARM MaliTM-T600系列圖形處理器單元（GPU）。
所有這些接口都有可選的DVM消息支持，以管理分布式內(nèi)存管理單元（MMU），例如CoreLink MMU-400。這些單元可以通過(guò)CCI-400與最多三個(gè)ACE-Lite從機(jī)進(jìn)行通信。
硬件管理的一致性可以通過(guò)共享片上數(shù)據(jù)來(lái)提高系統(tǒng)性能和降低系統(tǒng)功耗。
CCI-400 cache一致性控制器實(shí)現(xiàn)了ACE協(xié)議，demo系統(tǒng)框圖如下所示：
CCI-400cache一致性控制器是一個(gè)基礎(chǔ)設(shè)施組件，支持以下內(nèi)容:
- 在最多兩個(gè)ACE主站和三個(gè)ACE-Lite主站之間的數(shù)據(jù)一致性，有三個(gè)獨(dú)立的序列化點(diǎn)（PoS）和全屏障支持。
- 主站和最多三個(gè)從站之間的高帶寬、跨欄互連功能。
- 主站之間的DVM消息傳輸。
- QoS虛擬網(wǎng)絡(luò)（QVN）。
- 服務(wù)質(zhì)量（QoS）調(diào)節(jié)，用于塑造流量曲線。
- 性能監(jiān)測(cè)單元（PMU），統(tǒng)計(jì)與性能有關(guān)的事件。
推薦閱讀：
https://blog.51cto.com/qmiller/5285105