題目概述

1，計算題：計算該觸發(fā)器等效的建立保持時間（西安某Fabless面試筆試題）
2，計算題：計算組合邏輯的延時時間范圍
3，選擇題：Which of following ways cannot be used to improve timing of a hold violation path

題目

1，計算題

問題：原觸發(fā)器，即對于D點的建立時間，保持時間均為2ns，先由于存在線延時，對應(yīng)延時信息如圖所示，請問從D1，CLK1看，該觸發(fā)器的建立時間和保持時間是多少？

2，計算題

問題：CLK1=20M，CLK2=30M，兩個時鐘的第一個上升沿在同一時刻，請計算X組合邏輯的延時范圍（不考慮器件的建立保持時間）。

3，選擇題

Which of following ways cannot be used to improve timing of a hold violation path？
A reduce the net noise
B increase cell drive strength on the data path
C use higher voltage threshold cell on the data path
D reduce the clock skew

答案與解析

1，計算題

答案：Tset_up=3ns，Thold=1ns。

解析：建立保持時間是器件本身的工藝參數(shù)，簡單解釋就是采樣時鐘到來前后數(shù)據(jù)應(yīng)該保持穩(wěn)定的時間?，F(xiàn)由于時鐘與數(shù)據(jù)有不同的線網(wǎng)延時，且時鐘相較于數(shù)據(jù)晚1ns，即時鐘向后延時了1ns。故此，建立時間需要更長，保持時間可以縮短，如下圖所示：

或者提供另一種思路，時鐘數(shù)據(jù)相差1ns，時鐘慢，故此數(shù)據(jù)需要等時鐘，故從新的點看，建立時間需要增加，增加的時間就是等時鐘到來的時間。反之，保持時間的約束可以放松1ns。

2，計算題

答案： 0≤Tx_delay≤16.66ns
解析：首先根據(jù)題目描述，繪制兩個時鐘的關(guān)系，上升沿時刻相同，即相位關(guān)系確定。根據(jù)兩個時鐘的上升沿關(guān)系，檢查建立時間的點兩個，分別如下圖所示，選擇較小的一個，為16.66ns，即X組合邏輯的時間不能大于該時間。保持時間只要大于0即可。

更規(guī)范的建立時間余量計算方式為 要求數(shù)據(jù)到達(dá)時間-實際數(shù)據(jù)達(dá)到時間，計算公式及其更詳盡的解釋見STA部分的總結(jié)。

3，選擇題

答案：選 A

解析：題目說是hold不滿足，哪些動作不能幫助我們解決hold的問題。

分析上述的公式，增加Hold，要么增加Tdp的時間，也就是延時時間，要么減少兩個時鐘的skew（其中Tlaunch和Tcapture的差值即為這兩個寄存器的clock skew）。其余沒有其他的方式了。

A 減少網(wǎng)絡(luò)噪聲的作用是提高信號的質(zhì)量和可靠性，對Hold沒啥作用。選A，答題就直接選了。
B 增加驅(qū)動能力會增加器件Cell的延時時間。可以幫助我們修hold問題。該說法合理，B正確。
C選擇閾值電壓更高的cell可以增加cell延時時間，幫助解決hold 的violation。
代工廠會提供多種電壓閾值的單元庫，大致可以分為三類，分別為HVT，SVT，LVT。這里的H/S/L分別為 high/standard/low閾值電壓。
HVT cell: 閾值電壓高，但是功耗低，速度慢
LVT cell: 閾值電壓低，但是功耗高，速度快
SVT cell: 介于兩者之間
D 減少時鐘偏斜（clock skew），是有利于修保持違例的。